软件介绍
VeriStand是由国外NI公司发打造的一款测试的行业软件工具,软件可以帮助为用户针对控制系统进行开发、原型构建和测试等功能,能够为用户提供专业好用的实时测试功能,能够轻松的满足行业人员用户的产品测试服务需求。该软件具备专业又全面的功能,能够为用户提供包括激励生成、数据采集以及计算通道和自定义通道缩放等功能,可以导入仿真模型和控制算法,并通过可配置的警报来响应事件,可以实现对测试的自动化,从而优化的了测试的过程,更加的节省了用户的测试时间,让您可以更好的完成设计。在全新的NI DIADEM 2021版本上,软件在各方面都进行了强化,不仅为用户提供各种数据采集、仿真模型集成、测试定序和记录等功能服务,优化了产品测试的过程,还可以通过数据采集和分析工具,便于用户更好的提取信息进行分析,减少产品的出错,进一步的提高您的工作效率。
部署系统定义时,无需使用Windows运行命令或您选择的语言来启动VeriStand编辑器或系统资源管理器。
2、仪器附件自定义设备
使用乐器附加组件自定义设备API从先前导出的配置中创建新乐器。您还可以使用API添加消息以及配置命令和响应功能。有关更多信息,请参阅GitHub中的自定义设备快速入门文档。
3、用于TestStand的ASAM XIL步骤
使用端口配置XML文件中的undeployveristandprojectondisconnect标记来指定清理框架时是否取消部署VeriStand。
4、警报状态通道
通过警报状态通道监视VeriStand引擎中一个或多个警报的状态。您可以在自定义设备和实时序列中使用这些通道来确定警报状态更改时要采取的措施。
5、使用过程停止实时序列组
创建一个过程以停止一组指定的实时序列,并跳至其清理部分。您可以使用该过程在多DUT方案中关闭与特定被测设备(DUT)相关的序列。使用“激励曲线配置文件编辑器”将组分配给实时序列调用步骤。
VeriStand软件提供了一个基于配置的开发环境,可帮助用户更高效地创建实时测试应用程序。您可以使用该软件来配置模拟、数字、协议和基于FPGA的I/O接口,并导入LabVIEW和第三方建模环境的控制算法和系统模型。您还可以使用自定义设备扩展VeriStand,并将其与LabVIEW、TestStand、Python和其他软件环境集成。
1、配置实时I/O
配置高速数据采集和汽车网络所需的实时I/O接口以及基于FPGA的可重配置I/O。
2、通过创建插件来扩展或增加功能
使用自定义设备、工具和工作区对象来扩展VeriStand环境,以满足应用程序需求。
3、导入仿真模型
导入使用LabVIEW、The MathWorks,Inc.Simulink®软件等各种建模环境创建的仿真模型。VeriStand也可以导入使用ANSI C和C++等编程语言编写的代码。
4、实时测试自动化
使用Python、TestStand和其他测试管理软件,开发实时序列和激励配置文件,以自动化测试进程。
二、使用VeriStand部署和运行测试系统
VeriStand软件可帮助您更高效地运行实时测试应用程序。您可使用运行时可编辑的用户界面,快速创建测试系统界面,实现实时测试自动化并完成多速率数据记录任务。
1、配置用户界面
VeriStand的用户界面在运行时可编辑,且提供了多种现成即用的工具,帮助您配置已部署的VeriStand系统定义文件。
2、执行和管理测试
VeriStand可显示通道数据,根据事先设定的标准触发警报,并在符合特定条件时记录数据,以便用户管理和监控测试执行情况。
3、将VeriStand集成到系统中
您可使用LabVIEW、TestStand、DIAdem、ANSI C、.NET,和Python等其他软件环境,将VeriStand集成到系统中。
软件特色
1、静默启动VeriStand部署系统定义时,无需使用Windows运行命令或您选择的语言来启动VeriStand编辑器或系统资源管理器。
2、仪器附件自定义设备
使用乐器附加组件自定义设备API从先前导出的配置中创建新乐器。您还可以使用API添加消息以及配置命令和响应功能。有关更多信息,请参阅GitHub中的自定义设备快速入门文档。
3、用于TestStand的ASAM XIL步骤
使用端口配置XML文件中的undeployveristandprojectondisconnect标记来指定清理框架时是否取消部署VeriStand。
4、警报状态通道
通过警报状态通道监视VeriStand引擎中一个或多个警报的状态。您可以在自定义设备和实时序列中使用这些通道来确定警报状态更改时要采取的措施。
5、使用过程停止实时序列组
创建一个过程以停止一组指定的实时序列,并跳至其清理部分。您可以使用该过程在多DUT方案中关闭与特定被测设备(DUT)相关的序列。使用“激励曲线配置文件编辑器”将组分配给实时序列调用步骤。
功能亮点
一、使用VeriStand开发测试和验证系统VeriStand软件提供了一个基于配置的开发环境,可帮助用户更高效地创建实时测试应用程序。您可以使用该软件来配置模拟、数字、协议和基于FPGA的I/O接口,并导入LabVIEW和第三方建模环境的控制算法和系统模型。您还可以使用自定义设备扩展VeriStand,并将其与LabVIEW、TestStand、Python和其他软件环境集成。
1、配置实时I/O
配置高速数据采集和汽车网络所需的实时I/O接口以及基于FPGA的可重配置I/O。
2、通过创建插件来扩展或增加功能
使用自定义设备、工具和工作区对象来扩展VeriStand环境,以满足应用程序需求。
3、导入仿真模型
导入使用LabVIEW、The MathWorks,Inc.Simulink®软件等各种建模环境创建的仿真模型。VeriStand也可以导入使用ANSI C和C++等编程语言编写的代码。
4、实时测试自动化
使用Python、TestStand和其他测试管理软件,开发实时序列和激励配置文件,以自动化测试进程。
二、使用VeriStand部署和运行测试系统
VeriStand软件可帮助您更高效地运行实时测试应用程序。您可使用运行时可编辑的用户界面,快速创建测试系统界面,实现实时测试自动化并完成多速率数据记录任务。
1、配置用户界面
VeriStand的用户界面在运行时可编辑,且提供了多种现成即用的工具,帮助您配置已部署的VeriStand系统定义文件。
2、执行和管理测试
VeriStand可显示通道数据,根据事先设定的标准触发警报,并在符合特定条件时记录数据,以便用户管理和监控测试执行情况。
3、将VeriStand集成到系统中
您可使用LabVIEW、TestStand、DIAdem、ANSI C、.NET,和Python等其他软件环境,将VeriStand集成到系统中。
用户评论
共0条评论